|
|
|
ANALIZA SI SINTEZA CIRCUITELOR LOGICE COMBINATIONALE
1. Scopul lucrarii
Lucrarea isi propune o prezentare a problemelor legate de analiza si sinteza unui circuit logic combinational simplu.
2. Aspecte teoretice
2.1. Generalitati
Circuitele logice combinationale (c.l.c.) sunt circuite fara memorie, caracterizate prin faptul ca valorile logice ale functiilor de iesire depind numai de valorile logice ale variabilelor de intrare, fiind independente de starile anterioare ale circuitului.
Schema bloc a unui c.l.c. este data in fig. 2.1, functiile de iesire putand fi scrise sub forma:
Yk = Yk (x1, x2, , xn), (2.1)
cu k = 1, 2, , m.
Fig. 2.1. Schema bloc a unui c.l.c.
2.2. Analiza c.l.c.
Analiza c.l.c. porneste de la schema logica cunoscuta a circuitului si urmareste stabilirea modului de functionare a acestuia fie prin construirea tabelului de functionare, fie prin scrierea formei analitice a functiei de iesire.
Exemplul 2.1
Pornind de la schema logica a unui c.l.c. simplu, fig. 2.2, deducem din aproape in aproape, urmarind transformarile semnalelor de intrare, expresia analitica a functiei de iesire:
(2.2)
Fig. 2.2. Schema logica a unui XOR
Construirea tabelului de functionare, tab. 2.1, este acum extrem de simpla.
Tab. 2.1. Tabelul de functionare al c.l.c. din fig. 2.2
B
A
0
0
1
1
0
0
0
0
1
1
0
0
1
1
1
0
0
1
1
0
1
1
1
0
0
0
0
0
Recunoastem functia de iesire si tabelul de functionare al circuitului SAU-EXCLUSIV (XOR).
2.3. Sinteza c.l.c.
Sinteza c.l.c. porneste de la functia pe care trebuie sa o indeplineasca circuitul si isi propune obtinerea unei variante (minimale) a structurii acestuia.
Etapele sintezei sunt: definirea functiei (functiilor) de iesire, minimizarea si, in final, desenarea schemei circuitului.
Dupa modul in care a fost scrisa functia, implementarea se poate face:
a) cu circuite SAU (OR), SI (AND), NU (NOT);
b) cu circuite SI-NU (NAND);
c) cu circuite SAU-NU (NOR).
Exemplul 2.2
Se da functia:
(2.3)
si tabelul ei de functionare, tab. 2.2.
Tab. 2.2. Tabelul de functionare al functiei XOR
B
A
Y
0
0
0
0
1
1
1
0
1
1
1
0
Observam ca tabelele 2.1 si 2.2 sunt identice, iar relatiile (2.2) si (2.3) sunt echivalente.
Ne propunem sa realizam sinteza c.l.c. exprimat prin relatia (2.3) si tab. 2.2, in mai multe variante.
Varianta (a)
Pornind de la tab. 2.2, observam ca forma canonica disjunctiva (FCD) a functiei este cea exprimata de relatia (2.2). Fiind o forma deja minimala, implementarea ei conduce la circuitul din fig. 2.2.
Varianta (b)
Scriind forma canonica conjunctiva (FCC) pentru functia de iesire din tab. 2.2, obtinem:
(2.4)
Implementarea relatiei (2.4) conduce la circuitul din fig. 2.3.
Fig. 2.3. O alta varianta de implementare a XOR-ului
Varianta (c)
Aplicand asupra FCD, relatia 2.2, principiul dublei negatii si apoi De Morgan, obtinem:
(2.5)
Implementarea relatiei (2.5) poate fi facuta numai cu NAND-uri si conduce la circuitul din fig. 2.4.
Fig. 2.4. Implementarea XOR-ului numai cu NAND-uri
Varianta (d)
Aplicand asupra FCC, relatia 2.4, principiul dublei negatii si apoi De Morgan, obtinem:
(2.6)
Implementarea relatiei (2.6) poate fi facuta numai cu NOR-uri si conduce la circuitul din fig. 2.5.
Fig. 2.5. Implementarea XOR-ului numai cu NOR-uri
Varianta (e)
Adaugand
formei canonice disjunctive (FCD), relatia 2.2, termenii 
si 
(principiul
contradictiei) si grupand convenabil termenii, obtinem:
. (2.7)
Aplicand principiul dublei negatii si De Morgan in rel. 2.7, obtinem relatia:
(2.8)
a carei implementare conduce la circuitul din fig. 2.6.
Fig. 2.6. O implementare mai economica a unui XOR
3. Desfasurarea lucrarii
Ne propunem implementarea c.l.c. din fig. 2.6.
In acest scop vom utiliza platforma de laborator prezentata in lucrarea nr. 1 si circuitul integrat CDB 400, fig. A.1 - anexa.
3.1. Se completeaza fig. 2.6 cu numerele pinilor fiecarei porti NAND, inclusiv pinii de alimentare ai CI, v. fig. A.1 - anexa;
3.2. Se implementeaza c.l.c. din fig. 2.6 pe platforma de montaj;
3.3. Se conecteaza la intrarile A, B ale c.l.c. iesirile A0, respectiv A1 ale DF1 pus in regim de numarator comandat prin tact manual (de catre FTM1). Iesirea c.l.c. se conecteaza la unul din circuitele de semnalizare din BS;
3.4. Se alimenteaza platforma si circuitul din fig. 2.6 la tensiunea de 5V.
3.5. Se verifica functionarea XOR-ului, tab. 2.2, cu ajutorul tactului manual.
4. Continutul referatului
4.1. Schema din fig. 2.6, completata cu numarul pinilor respectivi;
4.2. Tabelul 2.2;
4.3. Observatii personale ale studentului.
